Schaltkreisentwurf

Prüfungsschwerpunkte:

• Praktikumsaufgabe (Problemdarstellung, Strukturierung, paralleles oder sequentielles Konzept, Umsetzung in VHDL Design Units, Syntheseergebnisse: area, timing).
• Begriffe CMOS, ASIC, FPGA, Standardzellen, Port, Pad, CLB, Slice, RTL, FSM, EFSM,
• Entwurfsebenen (Gajski-Diagramm, Abstaktionsebenen, Beschreibungsdomänen)
• Designablauf (Systemspezifikation, Algorithmen (VHDL), Register-Transferebene RTL, Gatterebene, Floorplan, Masken)
• Grundsätzliche Aufgaben der Layoutsynthese (Platzierung, globales, lokales Routing)
• Beispielalgorithmen zum Platzieren / Routen
• Layoutsynthese für FPGA am Xilinx-Beispiel (VHDL-RTL-Gatter-Mapping-Placement-Routing-Programming)
• FPGA-Aufbau und Programmierung (LUT, Verbindungsmatrix)
• Grundlagen zu VHDL (design units, signal und variable, Zuweisung, Prozess, Funktion)
• Anwendung von VHDL zur:
- Beschreibung kombinatorischer Probleme (Logik, Arithmetik: +,-, * , Tristate-Treiber)
- Rekursionen (z.B. Multiplexer, Quersummenbildung)
- Cordic (Rotations, Vektor-Modus)
- Beschreibung sequentieller Probleme in VHDL (Medvedev, Mealy, Moore-Automat)
- Unterscheidung sequentieller und kombinatorischer Prozesse in VHDL.
- Strukturale Beschreibung (component, port map)
- Beschreibung von Testumgebungen (Testbench)
- Simulation (Prozess-, Signalliste)

• FPGA-Entwurf auf algorithmischer Ebene (FSM und EFSM Konzepte, Pipelinig, Speicher: BRAM, FIFO, SR)
• FPGA-Entwurf auf System-Ebene (Hardware/Software Codesign, Microblaze, Schnittstellen zu dedizierter Hardware, z.B. GPIO für Praktikumsaufgabe)

• Physikalische und technologische Fragen des Schaltkreisentwurfs (Transistorfunktion, Dotierung, Herstellungsprozessschritte)
• PLD/ASIC-Strukturen anderer Hersteller (außer den im Praktikum genutzten Xilinx-FPGA-Strukturen)
• Handhabung der Werkzeuge zum FPGA-Entwurf
• nicht im Praktikum/Übungen vertiefte Spezialgebiete (Rekonfiguration, Matlab-Systemgenerator, Vivado-HLS, Zynq-ARM Architektur, Layout-Tools wie Cadence usw.)