Schaltkreisentwurf
Aktuelles
- Vorlesungstermine:
erste Vorlesung am Di. 18.10.2011, 15-17 RUD25, 3.113
keine Vorlesung am 1.12.2011
- Praktikumstermine: nach Vereinbarung, vorzugsweise Di 17-19 oder Do 17-19
- Prüfungstermine: 28.2.2012, 13.3.2012, 10:00 - 16:00
Inhalt
Die Lehrveranstaltung ¨Schaltkreisentwurf¨ führt in die technischen Grundlagen
des Schaltkreisentwurfes und seine Anwendung für die digitale Signalverarbeitung ein.
Die Lehrveranstaltung besteht aus
Vorlesungen, einführenden
Übungen
und einem
Praktikum.
Es wird zunächst die Technologie und den Entwurf von integrierten
Schaltungen hohen Integrationsgrades (VLSI) und von kundenspezifischen
Schaltkreisen (ASIC) vorgestellt. Danach wird auf Hardwarebeschreibungssprachen,
insbesondere auf VHDL näher eingegangen. Schwerpunkt der Lehrveranstaltung
ist der Entwurf von Architekturen der digitalen Signalverarbeitung (z.B.
die Realisierung von Basisoperationen, Filter- und Transformationsoperationen,
Datenfluss- und Pipeliningprinzipien, Distributed Arithmetic, Array-Prozessoren)
und ihre Beschreibung und Simulation auf Verhaltens- und Gatterebene.
Gliederung der Vorlesung
- Einführung
- Integrationstechniken
- Transistor
- CMOS-Gatter
- Komplexe Strukturen
- Anwenderspezifische Schaltkreise ASIC
- Vollkunden-IC
- Standardzellen
- Gate Array
- PLD, FPGA
- Entwurfsablauf
- Entwurfsebenen
- Designablauf
- Teststrukturen
- Hardware/Software Codesign
- Hardwarebeschreibung mit VHDL
- Sprachkonzept
- Signale und Datentypen
- Operatoren
- Verhaltensbeschreibung
- Strukturale Beschreibung
- VHDL Simulation
- VHDL Synthese
- Anwendungen
- Logikbeschreibung
- Automatenbeschreibung
- Distributed Arithmetik
- Zusammenfassung
Skripte zur Vorlesung
Freier Zugang von allen Institutsrechnern, weitere Zugangsmöglichkeiten werden in der Vorlesung bekannt gegeben.
- Folien (Stand vom Vorjahr)
(PDF)
- Folien (aktuell)
(PDF)
In einigen einführenden Übungen innerhalb der Vorlesungstermine wird der
Vorlesungsstoff anhand konkreter
Aufgabenstellungen mit folgenden Schwerpunkten vertieft: 8-bit-Mikroprozessor design, state machine design,
FIR-Filterdesign, distributed arithmetic.
- Aufgaben (Stand vom Vorjahr)
(PDF)
- Aufgaben (aktuell)
(PDF)
Im Praktikum wird ein zusammenhängender VHDL-Entwurf in den Schritten "Beschreibung und Simulation",
"Schaltungssynthese" und "Implementation" praktiziert.
Die Arbeiten erfolgen an Sun-Workstations (Solaris), der
fertige Entwurf wird als ASIC implementiert und nach Möglichkeit an einem Experimentieraufbau
getestet.
Praktikum im Labor:
- Simulation des Codes mit einer Testbench (Synopsys)
- Synthese mit allgemeiner class-Bibliothek (Synopsys script)
- Simulation auf Gatterebene (Synopsys script)
- Syntheseergebnis *.area, *.timing, *.power (Textdarstellung)
- Synthese mit FPGA-Bibliothek, z.B. Spartan-3E oder Virtex-5 (ISE-Tool)
- Darstellung der Syntheseergebnisse im FPGA-Editor (im ISE-TOOL enthalten)
- Download und Test des Designs auf einem FPGA-Board (Spartan-3E)
Aufgaben:
Abgabe:
- VHDL Code (spätestens 2 Tage vor der Prüfung)
- FPGA Synthese Ergebnisse (Timing, CLB oder Slices)
Links:
- VHDL Beispiele (count, mp8, ...)
(ZIP)
- aktuelle Hinweise zur Arbeit mit Synopsys/ISE
(TXT)
- Dokumentationen
(PDF)
- Links
(HTM)
- frühere VHDL Beispiele (ISE/EDK-Projekte)
(ZIP)
Literatur
Software
- Übersicht Entwicklungstools
(HTM)
- Entwurfs- und Simulationstools (Win2k, XP)
(EXE)
- VHDL-Helpdatei, Citrix-Client (Win2k, XP)
(ZIP)
- Synopsys (vcsmx) Handbücher, Übersicht zu IEEE Packages
(PDF)
(Quelle: /usr/local/echip/Synopsys-VCS/doc)
- Synopsys IEEE Standard Packages
(VHD)
(Quelle: /usr/local/echip/Synopsys/packages/IEEE/src)
Dr. Frank Winkler
07.10.2010, 11:06:18
