Technische Informatik - Schaltkreisentwurf

Schaltkreisentwurf

Aktuelles

Vorlesungstermine:
erste Vorlesung am Fr. 16.10.2009,
Praktikumstermine: nach Vereinbarung
Prüfungstermine: Ende Wintersemester

Inhalt

Die Lehrveranstaltung „Schaltkreisentwurf“ führt in die technischen Grundlagen des Schaltkreisentwurfes und seine Anwendung für die digitale Signalverarbeitung ein.
Die Lehrveranstaltung besteht aus Vorlesungen, einführenden Übungen und einem Praktikum.

Vorlesung

Es wird zunächst die Technologie und den Entwurf von integrierten Schaltungen hohen Integrationsgrades (VLSI) und von kundenspezifischen Schaltkreisen (ASIC) vorgestellt. Danach wird auf Hardwarebeschreibungssprachen, insbesondere auf VHDL näher eingegangen. Schwerpunkt der Lehrveranstaltung ist der Entwurf von Architekturen der digitalen Signalverarbeitung (z.B. die Realisierung von Basisoperationen, Filter- und Transformationsoperationen, Datenfluss- und Pipeliningprinzipien, Distributed Arithmetic, Array-Prozessoren) und ihre Beschreibung und Simulation auf Verhaltens- und Gatterebene.

Gliederung der Vorlesung

Einführung
Integrationstechniken
1. Transistor
2. CMOS-Gatter
3. Komplexe Strukturen
Anwenderspezifische Schaltkreise ASIC
1. Vollkunden-IC
2. Standardzellen
3. Gate Array
4. PLD, FPGA
Entwurfsablauf
1. Entwurfsebenen
2. Designablauf
3. Teststrukturen
4. Hardware/Software Codesign
Hardwarebeschreibung mit VHDL
1. Sprachkonzept
2. Signale und Datentypen
3. Operatoren
4. Verhaltensbeschreibung
5. Strukturale Beschreibung
6. VHDL Simulation
7. VHDL Synthese
Anwendungen
1. Logikbeschreibung
2. Automatenbeschreibung
3. Distributed Arithmetik
Zusammenfassung

Skripte zur Vorlesung

Freier Zugang von allen Institutsrechnern, weitere Zugangsmöglichkeiten werden in der Vorlesung bekannt gegeben.

Folien (PDF)

Übung

In einigen einführenden Übungen innerhalb der Vorlesungstermine wird der Vorlesungsstoff anhand konkreter Aufgabenstellungen mit folgenden Schwerpunkten vertieft: 8-bit-Mikroprozessor design, state machine design, FIR-Filterdesign, distributed arithmetic.

Aufgaben (PDF)

Praktikum

Im Praktikum wird ein zusammenhängender VHDL-Entwurf in den Schritten "Beschreibung und Simulation", "Schaltungssynthese" und "Implementation" praktiziert. Die Arbeiten erfolgen an Sun-Workstations (Solaris), der fertige Entwurf wird als ASIC implementiert und nach Möglichkeit an einem Experimentieraufbau getestet.

Praktikum im Labor:

Simulation des Codes mit einer Testbench (Synopsys)
Synthese mit allgemeiner class-Bibliothek (Synopsys script)
Simulation auf Gatterebene (Synopsys script)
Syntheseergebnis *.area, *.timing, *.power (Textdarstellung)
Synthese mit FPGA-Bibliothek, z.B. Virtex-E (ISE-Tool)
Darstellung der Syntheseergebnisse im FPGA-Editor (im ISE-TOOL enthalten)

Abgabe:

VHDL Code (spätestens 2 Tage vor der Prüfung)
FPGA Synthese Ergebnisse (Timing, CLB oder Slices)

Links:

VHDL Beispiele (count, mp8, ...) (ZIP)
aktuelle Hinweise zur Arbeit mit Synopsys/ISE (TXT)
Dokumentationen (PDF)
Links (HTM)

Literatur

Bücherliste (HTM)
Prüfungsschwerpunkte (HTM)
VHDL Kompakt online Buch (PDF)
Hamburg VHDL Archiv (HTM)
Xilinx Webseiten (HTM)
VHDL-FAQ (HTM)
Open Core (HTM)
VHDL online (HTM)
The Free Model Foundry (HTM)

Software

Übersicht Entwicklungstools (HTM)
Entwurfs- und Simulationstools (Win2k, XP) (EXE)
VHDL-Helpdatei, Citrix-Client (Win2k, XP) (ZIP)
Synopsys (vcsmx) Handbücher, Übersicht zu IEEE Packages (PDF)
(Quelle: /usr/local/echip/Synopsys-VCS/doc)
Synopsys IEEE Standard Packages (VHD)
(Quelle: /usr/local/echip/Synopsys/packages/IEEE/src)

alte web-Seiten

hkske 2005

Dr. Frank Winkler
15.10.2007, 13:31:48